頻率合成器參考設計

頻率合成器參考設計

在整個系統方案中，控制系統由單片機，FPGA組成。單片機完成對FPGA的配置，FPGA完成6路波形的產生和所有DAC的控制。6路波形都為50Hz的正弦波，相位可以調整。

本方案采用DDS方式產生正弦波，6路正弦波的頻率一樣，所以共用同一個相位累加器，分別加上不同的相位偏移就可以產生同頻不同相的正弦波。根據公式 FO = K*FC /2N (FO為輸出頻率，K為頻率控制字，FC為參考頻率，即系統時鐘20MHz，N為相位累加器長度)，相位控制字的長度為32bit，能夠得到步進頻率為0.004656Hz(20MHz/232 ),滿足系統頻率的要求(50Hz+/-50/00)。波表中存放512word個數據，能夠得到相位步進2*180ｏ/512，滿足系統相位1ｏ的要求。

為了得到50Hz的頻率，K值取10737。相位累加器位寬為32bit，而波表長度為512個采樣點，所以截取相位累加器的高9bit作為地址到波表中取數據。EMB是真正的雙端口RAM，所以一個EMB可以作為兩路波形的波表。在整個設計中，使用3個EMB即可以滿足要求。用波表中取出的數據完成并串轉化后即可以送到DAC完成轉換。同時FPGA還要控制DAC輸出的幅度，這個可以根據DAC的參考電壓來調節。參考電壓可以用DAC來控制，FPGA輸入到DAC不同的數據產生不同的幅度的模擬信號作為參考電壓。